Architektura systemów komputerowych 1300-Inf11ASK-SP
Wykład (WYK)
Semestr zimowy 2018/19
Informacje o zajęciach (wspólne dla wszystkich grup)
| Liczba godzin: | 15 | ||
| Limit miejsc: | (brak limitu) | ||
| Zaliczenie: | Egzamin | ||
| Rygory zaliczenia zajęć: | egzamin |
||
| Literatura uzupelniająca: | 1. Filipkowski A.: Układy elektroniczne analogowe i cyfrowe, Warszawa WNT, 2003 2. Kalisz J.: Podstawy elektroniki cyfrowej, WKiŁ, 1998 3. http:www.ctyme.com/rbrown.htm 4. http:www.cs.ucr.edu |
||
| Metody dydaktyczne: | wykład w toku problemowym |
||
| Metody dydaktyczne - inne: | wykład, prezentacja multimedialna |
||
| Literatura: |
Stallings W., Organizacja i architektura systemu komputerowego : projektowanie systemu a jego wydajność, WNT 2004 2. Biernat J, Architektura komputerów, OWPW, Wrocław 2005 3. Ogrodzki J., Wstęp systemów komputerowych, OWPW, Warszawa 2005 |
||
| Efekty uczenia się: |
W1. Zna podstawowe zasady konstrukcji cyfrowych, logicznych układów kombinacyjnych. W2. Zna podstawowe układy techniki cyfrowej występujące w systemach komputerowych. W3. Zna binarne reprezentacje informacji oraz strukturę kodów rozkazowych. W4. Zna strukturę procesora rodziny x86 w oparciu o funkcjonalny model wymiany i przetwarzania informacji binarnej. W5. Zna funkcjonalny model współdziałania elementów składowych systemu komputerowego. W.6 Zna zasady konstrukcji kodów rozkazowych i rozumie ich strukturę, zna zasady konstruowania adresów logicznych i fizycznych, zna podział pamięci DRAM. |
||
| Metody i kryteria oceniania: |
egzamin pisemny |
||
| Zakres tematów: |
Pojęcia organizacji komputera i architektury komputera. Wstęp do algebry Boole’a i analiza pracy układów logicznych wchodzących w skład ALU. Systemy kodowania liczb binarnych. Układy funkcjonalne komputera. Organizacja komputera na poziomie asemblera: reprezentacje instrukcji, danych i kodów, metody adresowania. Systemy wymiany(translacji) informacji, analiza kodów binarnych. Pamięć podstawowa (rejestry), wewnętrzna i zewnętrzna komputera, wymiana informacji oraz zarządzanie pamięciami na poziomie procesora. Realizacja operacji arytmetyczno-logicznych przez procesor w oparciu o elementy logiczne. Magistrale i interfejsy oraz urządzenia peryferyjne- konstrukcja, realizacja, typy. Operacje wejścia-wyjścia. Wieloprocesorowość i architektury alternatywne. |
||
Grupy zajęciowe
| Grupa | Termin(y) | Prowadzący |
Miejsca  |
Akcje |
|---|---|---|---|---|
| 1 |
co drugi czwartek (nieparzyste), 11:00 - 12:30,
sala 02 |
Janusz Łukowski | 79/96 |
szczegóły |
|
Wszystkie zajęcia odbywają się w budynku: Budynek przy ulicy M. Kopernika |
||||
Właścicielem praw autorskich jest Uniwersytet Kazimierza Wielkiego w Bydgoszczy.